Sélection | Afficher | Gérer |
UI de processeur | Utilisateur, Utilisateur privilégié, Administrateur | Administrateur |
UI de configuration BIOS | Administrateur | Administrateur |
Pour Intel:
Prise en charge de 64 bits | Prend en charge 64 bits. |
Technologie Hyperthread (HT) | Mise en vigueur par Intel de la technologie multithreading simultané. |
Technologie de virtualisation (VT) | Extension de la virtualisation d'Intel à l'architecture 64 bits x86. |
Commutation basée sur demande (DBS) | Une technologie de gestion de l'alimentation développée par Intel dans laquelle la tension appliquée et la vitesse d'horloge d'un microprocesseur sont conservées au minimum nécessaire pour permettre une performance optimale des opérations requises. REMARQUE : en raison des limitations du système d'exploitation VMware ESXi version 3.5 ® sur les systèmes xx1x, le champ Commutation basée sur demande (DBS) affiche une valeur incorrecte. |
Execute Disable (XD) | Autorisez les applications correctement écrites à délimiter l'espace de mémoire comme exécutable, pour que le code essayant d'accéder à l'espace du dessus et au-delà ne soit pas exécuté. |
Mode Turbo | Affiche la capacité du processeur. Ceci est une fonction du processeur qui peut augmenter la fréquence de l'UC lorsque le système fonctionne en dessous des limites thermique, d'alimentation ou de courant électrique. La configuration de cette fonction de processeur est possible sous la page de configuration BIOS. |
Pour AMD:
Prise en charge de 64 bits | Spécifie si les processeurs installés prennent en charge les extensions 64 bits. |
AMD-V |
Spécifie si les fonctions de matériel additionnel fournies par la technologie de virtualisation sont disponibles à l'usage.
REMARQUE : la modification de cette option génère une mise hors tension du système d'environ 3 à 5 secondes après la fermeture du programme de configuration du système.
|
PowerNow | Permet au système d'exploitation de régler dynamiquement les états d'alimentation de processeur, de tension et de fréquences de synchronisation en fonction de la charge de traitement. |
Aucune exécution | Spécifie si la technologie de protection de mémoire de execute disble (exécution de désactivation) est activée ou désactivée. |
Condition | Spécifie si la mise en cache du processeur est activée ou désactivée. |
Niveau | Affiche le niveau de mise en cache. La mise en cache de niveau principal (L1) est un bloc de mémoire très rapide situé à côté des unités d'exécution du processeur. La mise en cache de niveau secondaire (L2) est une zone intermédiaire plus large qui nourrit la mémoire cache principale. La mise en cache tertiaire (L3), si disponible, est un bloc de mémoire supplémentaire plus grand, qui envoie les données vers la mémoire cache secondaire. Tous ces niveaux de mise en cache se situent dans le processeur. |
Taille maximale | Affiche la mémoire maximale que la mémoire cache peut occuper en KO. |
Taille installée | Affiche la taille actuelle de la mémoire cache. |
Type | Indique si le type de mémoire cache est Données ou Unifié. |
Emplacement | Indique si la mémoire cache est située sur le processeur ou sur un jeu de puces externe au processeur. |
Règle d'écriture |
Décrit la façon dont la mémoire cache fonctionne avec un cycle d'écriture.
Dans une stratégie d'Écriture différée, la mémoire cache agit comme un tampon. Quand le processeur démarre un cycle d'écriture, la mémoire cache reçoit les données et arrête le cycle. Le cache réécrit ensuite les données dans la mémoire principale, une fois le bus système disponible.
Dans une stratégie d'Écriture immédiate, le processeur écrit par l'intermédiaire du cache sur la mémoire principale. Le cycle d'écriture n'est pas terminé tant que les données ne sont pas stockées dans la mémoire principale.
Si la règle d'écriture spécifie Varie en fonction de l'adresse, la stratégie est en mode Écriture différée ou en mode Écriture immédiate en fonction de l'adresse de mémoire.
|
Associativité |
La mémoire cache entièrement associative permet le stockage de n'importe quelle ligne dans n'importe quel emplacement de la mémoire cache.
La mémoire cache Associatif à 64 directions adresse soixante-quatre lignes spécifiques de mémoire directement aux mêmes soixante-quatre lignes de mémoire cache.
La mémoire cache Associatif à 48 directions adresse quarante-huit lignes spécifiques de mémoire directement aux mêmes quarante-huit lignes de mémoire cache.
La mémoire cache Associatif à 32 directions adresse trente-deux lignes spécifiques de mémoire directement aux mêmes trente-deux lignes de mémoire cache.
La mémoire cache Associatif à 24 directions adresse vingt-quatre lignes spécifiques de mémoire directement aux mêmes vingt-quatre lignes de mémoire cache.
La mémoire cache Associatif à 20 directions adresse vingt lignes spécifiques de mémoire directement aux mêmes vingt lignes de mémoire cache.
La mémoire cache Associatif à 16 directions adresse seize lignes spécifiques de mémoire directement aux mêmes seize lignes de mémoire cache.
La mémoire cache Associatif à 12 directions adresse douze lignes spécifiques de mémoire directement aux mêmes douze lignes de mémoire cache.
La mémoire cache Associatif à 8 directions adresse huit lignes spécifiques de mémoire directement aux mêmes huit lignes de mémoire cache.
La mémoire cache Associatif à 4 directions adresse quatre lignes spécifiques de mémoire directement aux mêmes quatre lignes de mémoire cache.
La mémoire cache Associatif à 3 directions adresse trois lignes spécifiques de mémoire directement aux mêmes trois lignes de mémoire cache.
La mémoire cache Associatif à 2 directions adresse deux lignes spécifiques de mémoire directement aux mêmes deux lignes de mémoire cache.
La mémoire cache Associatif à 1 direction adresse une ligne spécifique de mémoire directement à la même ligne de mémoire cache. Par exemple, la Ligne 0 de n'importe quelle page de la mémoire doit être stockée dans la Ligne 0 de la mémoire cache.
|
Type de correction d'erreur | Identifie le type de Code de vérification et de correction d'erreur (ECC) que cette mémoire peut effectuer. Par exemple, un ECC à bit unique ou un ECC multibits. |
Retour à la page des processeurs | Retourne à la fenêtre précédente. |
![]() |
Imprime une copie de la fenêtre ouverte sur votre imprimante par défaut. |
![]() |
Enregistre un fichier texte comprenant le contenu de cette fenêtre (les valeurs de tous les champs de données étant séparées par un délimiteur personnalisable) dans un emplacement que vous spécifiez. |
![]() |
Envoie par e-mail le contenu de cette fenêtre au destinataire spécifié. Consultez le Guide d'utilisation de Server Administrator pour des instructions sur la configuration de votre serveur de protocole de messagerie simple (SMTP). |
![]() |
Met à jour l'écran avec les dernières informations. |
![]() |
Affiche l'aide en ligne correspondant à cette page. |